La tesi doctoral d’Alejandro Morán Costoya proposa diferents dissenys de xarxes neuronals que redueixen el consum energètic
Els darrers anys, la demanda de cada vegada de més capacitat de computació ha anat acompanyada de l’exigència de menys consum energètic, sobretot per implementar mecanismes d'intel·ligència artificial, tant en grans servidors informàtics com en els dispositius més petits. És per això que s’ho paga explorar paradigmes de computació alternatius, amb els quals es pugui continuar augmentant la capacitat de còmput i reduir el consum, sense requerir una nova tecnologia per implementar xips integrats.
Actualment, la majoria de dispositius digitals es basen en el disseny de l'anomenat System on Chip (SoC), que consisteix en un entramat de blocs amb funcionalitats específiques connectats entre si per busos de dades. Si bé alguns d'aquests blocs han de ser destinats a implementar protocols de comunicació i d’altres poden ser memòries, microcontroladors o microprocessadors, també pot haver-hi blocs destinats a accelerar tasques específiques. Aquests últims no estan necessàriament basats en una arquitectura estàndard i poden ser emprats per implementar intel·ligència artificial de manera eficient, que és el tema principal de la tesi d’Alejandro Morán Costoya, defensada a la Universitat de les Illes Balears.
Si bé és cert que aquest tipus de tasques poden ser dutes a terme per un microcontrolador o microprocessador, cal destacar que el seu consum energètic seria més elevat. Això es deu al fet que cada instrucció executada pel mateix passa per una sèrie d'etapes (lectura, descodificació, execució, accés a memòria i escriptura de registres) que poden ser evitades en una implementació òptima. En canvi, s'exploren dissenys digitals basats en paradigmes de computació no convencional. Encara que el terme «computació no convencional» pot referir-se al fet de realitzar càlculs en sistemes físics, químics o biològics, no és el cas d'aquest treball, que es limita a la implementació de circuits digitals. En canvi, els dissenys proposats sí que es basen en paradigmes de computació no convencionals en tres aspectes. En primer lloc, l'ús de mètodes de computació genèrics com la computació de reservoris. En segon lloc, l'ús de mètodes matemàtics aproximats, com la computació estocàstica, per simplificar la implementació d'operacions aritmètiques. En tercer i últim lloc, l'ús d'arquitectures no de von Neumann, com és el cas d'alguns dissenys digitals implementats en paral·lel per evitar colls de botella amb la memòria.
En aquest sentit, la tesi explora dissenys digitals específics basats en paradigmes de computació no convencional, així com la seva implementació en plaques de desenvolupament FPGA (de l'anglès field-programmable gate array), que són utilitzades per al prototipat de circuits digitals. Per realitzar aquestes implementacions , es fan servir llenguatges de descripció de maquinari, que també permeten simular i verificar el circuit en qüestió abans de ser finalment implementat. Per a cada disseny proposat, s'han marcat tres objectius comuns. Primer, el modelatge numèric i disseny digital eficient i paral·lel de xarxes neuronals i sistemes de computació de reservoris. Segon, l'ús d'algorismes de quantització per maximitzar la ràtio d'encert en la implementació de maquinari. Tercer, la implementació FPGA.
Els dissenys proposats són quatre i es divideixen en dos grups. Els dos primers són dissenys basats en l'aritmètica lògica tradicional i tots dos estan relacionats amb el paradigma de la computació de reservoris: un és una xarxa neuronal recurrent aplicada al reconeixement d'esdeveniments d'àudio i l'altre es basa en l'ús d'autòmats cel·lulars per classificar imatges en escala de grisos. Els altres dos tenen a veure amb la implementació en paral·lel de xarxes neuronals artificials d'alimentació directa basades en computació estocàstica: una és una xarxa neuronal amb activacions de base radial i l'altra és una xarxa neuronal convolucional, totes dues aplicades al reconeixement d'imatges en escala de grisos. En els quatre casos es fa servir algun tipus de computació aproximada i simplificació en l'arquitectura que permet incrementar dràsticament la quantitat d'operacions realitzades en paral·lel, i obtenir, així, millores en l'eficiència energètica sense que això afecti significativament el rendiment del sistema.
Els resultats presentats en la tesi estan directament alineats amb els objectius preestablerts. En cada cas, es mostren els detalls del disseny digital equivalent, s'apliquen els algorismes de quantització pertinents per obtenir els paràmetres que defineixen cada model, i es realitza la implementació FPGA. Si bé aquests resultats ja són rellevants quant a la descripció del disseny digital i l'ús de mètodes d'entrenament orientats a la quantització, cal destacar els beneficis obtinguts sobre l'eficiència energètica, que poden ser millorats en almenys un ordre de magnitud passant del prototip FPGA a la fabricació d'un xip integrat. Això és viable perquè tots dos tipus d'implementació comparteixen l'ús dels mateixos llenguatges de descripció de maquinari.
Fitxa de la tesi doctoral
- Autor: Alejandro Morán Costoya
- Títol: «Compact Machine Learning Systems with Reconfigurable Computing»
- Directors: José Luis Rosselló Sanz i Vicente José Canals Guinand
- Programa de doctorat en Enginyeria Electrònica
Data de l'esdeveniment: 15/02/2022
Data de publicació: 15/02/2022